

Eyeriss: An Energy-Efficient Reconfigurable Accelerator for Deep Convolutional Neural Networks

Luis Diego Martínez Jiménez
Simón Fallas Villalobos
Marco Zolla Salazar
Brandon F. Rivera Hidalgo
Marcelo Mata Solano

Problema principal

- Las CNN modernas requieren mover grandes cantidades de datos.
- El movimiento de datos consume más energía que el cómputo.
- Las arquitecturas existentes no optimizan todos los tipos de reutilización de datos.

Objetivo:

Maximizar eficiencia energética sin sacrificar rendimiento.




Metodologías de diseño utilizadas



Estrategia Top-Down utilizada

- Se entiende el problema
- Sistema como caja negra
- Definición del funcionamiento interno
- Implementación

Arquitectura o sistema propuesto



El acelerador tiene dos niveles de jerarquía de control.

Nivel Superior.
Nivel Inferior.






Fig. 12. PE architecture. The datapaths in red show the data gating logic to skip the processing of zero ifmap data.

Nivel Superior



Coordina el tráfico entre la DRAM externa al chip y el GLB mediante la interfaz asíncrona, tráfico entre el GLB y el arreglo de PE mediante la NoC y la operación del RLC CODEC y del módulo ReLU

Nivel Inferior



El control de nivel inferior consiste en la lógica de control dentro de cada PE, la cual funciona de manera independiente respecto a los demás PE.



Componentes principales

- Global Buffer — GLB
- Scratch Pads — spads
- DRAM externa
- Network-on-Chip — NoC
- RLC CODEC
- Módulo ReLU
- PE Array

Organización del sistema

El sistema está organizado con una jerarquía de memoria de cuatro niveles, ordenada desde la más costosa energéticamente hasta la más eficiente:

- DRAM externa
- Global Buffer — GLB
- Comunicación entre PE
- Scratch pads locales dentro de cada PE

Arquitectura interna de cada elemento de procesamiento (PE)




Fig. 12. PE architecture. The datapaths in red show the data gating logic to skip the processing of zero ifmap data.

Ifmap: Dato del mapa de características de entrada.

Filt: Peso del filtro que se va a multiplicar con el dato de entrada.

Input Psum: Suma parcial que viene de otro PE o de una etapa anterior

Arquitectura interna de cada elemento de procesamiento (PE)




Fig. 12. PE architecture. The datapaths in red show the data gating logic to skip the processing of zero ifmap data.

Ifmap Scratch Pad: Guarda temporalmente los datos de entrada.

Filter Scratch Pad: Guarda temporalmente los pesos del filtro.

Partial Sum Scratch Pad: Guarda las sumas parciales generadas durante el cálculo.

Arquitectura interna de cada elemento de procesamiento (PE)




Fig. 12. PE architecture. The datapaths in red show the data gating logic to skip the processing of zero ifmap data.

Ifmap Scratch: Pad Guarda temporalmente los datos de entrada.


Filter Scratch Pad: Guarda temporalmente los pesos del filtro.

Partial Sum Scratch Pad: Guarda las sumas parciales generadas durante el cálculo.

$$((\text{ifmap} * \text{filter}) + \text{Input Psum}) + \text{Partial Sum} = \text{Output Psum}$$

Flujo de diseño

Diagrama de flujo del sistema






Fig. 2. Eyeriss system architecture.

Tradeoffs de Diseño en la Arquitectura Eyeriss

- Alto rendimiento para CNN profundas
- Minimizar accesos a DRAM
- Soportar diferentes arquitecturas CNN
- Mantener bajo consumo energético




Fig. 4. Dataflow in a PE set for processing a 2-D convolution. (a) Rows of filter weights are reused across PEs horizontally. (b) Rows of ifmap values are reused across PEs diagonally. (c) Rows of psums are accumulated across PEs vertically. Reuse and accumulation of data within a PE set reduce accesses to the GLB and DRAM, saving data movement energy cost. In this example, the number of filter rows (R), ifmap rows (H), and ofmap rows (E) are 3, 5, and 3, respectively. Therefore, the PE set size is 3×3 . Filter and ifmap values from different rows are sent to the PE set in a time-interleaved fashion; all the PEs that reuse the same value receive it at the same cycle. The psums generated from one PE are sent to its neighbor PE immediately.

Eficiencia energética

Reutilización horizontal de filtros

- Reutilización diagonal de activaciones (ifmaps)
- Acumulación local de resultados parciales (psums)
- Menor acceso a GLB y DRAM

Escalabilidad




Fig. 5. Mapping of the PE sets on the spatial array of 168 PEs for the CONV layers in AlexNet. For the colored PEs, the PEs with the same color receive the same ifmap value in the same cycle. The arrow between two PE sets indicates that their psums can be accumulated together.

CNN SON DIFERENTES.

Cada capa tiene sus características propias:

- Tamaño del filtro
- Cantidad de canales
- Tamaño del ifmap

Beneficio

Ejecuta diferentes CNN

Flexibilidad de adaptación

Costo

Algunos PE quedan ociosos.




Fig. 14. Eyeriss-integrated deep-learning system that runs Caffe [28], which is one of the most popular deep-learning frameworks. The customized Caffe runs on the NVIDIA Jetson TK1 development board, and offloads the processing of a CNN layer to Eyeriss through the PCIe interface. The Xilinx VC707 serves as the PCIe controller and does not perform any processing. We have demonstrated an 1000-class image classification task [27] using this system, and a live demo can be found in [29].

Complejidad

Eyeriss sacrifica flexibilidad para maximizar la eficiencia energética. A diferencia de una CPU o GPU, está especializado en operaciones de redes neuronales convolucionales

Rendimiento

TABLE VI

PERFORMANCE BREAKDOWN OF THE 13 CONV LAYERS IN VGG-16 AT 1 V. BATCH SIZE (N) IS 3.
THE CORE AND LINK CLOCKS RUN AT 200 AND 60 MHz, RESPECTIVELY

Layer	Power (mW)	Total Latency (ms)	Processing Latency (ms)	Num. of MACs	Num. of Active PEs	Zeros in Ifmaps (%)	Global Buff. Accesses	DRAM Accesses
CONV1-1	247	76.2	38.0	0.26G	156 (93%)	1.6%	112.6 MB	15.4 MB
CONV1-2	218	910.3	810.6	5.55G	156 (93%)	47.7%	2402.8 MB	54.0 MB
CONV2-1	242	470.3	405.3	2.77G	156 (93%)	24.8%	1201.4 MB	33.4 MB
CONV2-2	231	894.3	810.8	5.55G	156 (93%)	38.7%	2402.8 MB	48.5 MB
CONV3-1	254	241.1	204.0	2.77G	156 (93%)	39.7%	607.4 MB	20.2 MB
CONV3-2	235	460.9	408.1	5.55G	156 (93%)	58.1%	1214.8 MB	32.2 MB
CONV3-3	233	457.7	408.1	5.55G	156 (93%)	58.7%	1214.8 MB	30.8 MB
CONV4-1	278	135.8	105.1	2.77G	168 (100%)	64.3%	321.8 MB	17.8 MB
CONV4-2	261	254.8	210.0	5.55G	168 (100%)	74.7%	643.7 MB	28.6 MB
CONV4-3	240	246.3	210.0	5.55G	168 (100%)	85.4%	643.7 MB	22.8 MB
CONV5-1	258	54.3	48.3	1.39G	168 (100%)	79.4%	90.0 MB	6.3 MB
CONV5-2	236	53.7	48.5	1.39G	168 (100%)	87.4%	90.0 MB	5.7 MB
CONV5-3	230	53.7	48.5	1.39G	168 (100%)	88.5%	90.0 MB	5.6 MB
Total	236	4309.5	3755.2	46.04G	158 (94%)	58.6%	11035.8 MB	321.1 MB

Eyeriss implementando en una CNN como VGG-16

94% de utilización promedio de PE

- 46.04 Giga MACs procesadas
- Consumo promedio de 236 mW
- Solo 321.1 MB de accesos a DRAM

Por utilizar:

- Row Stationary Dataflow
- NoC comunicación
- Reconfiguración
- Jerarquía de Memoria

Herramientas y metodologías de exploración de diseño utilizadas

Metodología de co-diseño algoritmo–arquitectura

Se analiza primero las características de las CNN y luego diseñan la arquitectura específicamente para aprovecharlas.

Validación mediante implementación física y benchmarks reales

Eyeriss fue fabricado en silicio y evaluado usando AlexNet y VGG-16, permitiendo medir consumo energético y rendimiento reales.

Dataflow Row Stationary (RS)

Se evalúan diferentes formas de mapear las convoluciones para maximizar la reutilización local y minimizar accesos a memorias costosos.

Se definen parámetros de mapeo que determinan cómo distribuir filtros, activaciones y sumas parciales para obtener la mejor eficiencia energética.

Explotación de ceros en los feature maps

Uso de RLC para reducir tráfico hacia DRAM.
Aplicación de data gating para evitar operaciones MAC innecesarias cuando las activaciones son cero.

Aplicaciones

1

Visión embebida en tiempo real:
Implementación de tareas complejas de clasificación de imágenes a gran escala directamente en el hardware local sin depender de la nube.

2

Sistemas robóticos móviles: Integración en sistemas autónomos que requieren una alta tasa de procesamiento de FPS con limitaciones de batería y disipación térmica.

3

Aceleradores co-procesadores (Edge AI):
Despliegue de tarjetas aceleradoras conectadas mediante interfaces PCIe a placas de desarrollo primarias para ejecutar la inferencia de redes neuronales.

Relevancia del trabajo

1

El flujo de procesamiento introducido por Eyeriss se utiliza como el modelo de referencia en las investigaciones modernas para medir la eficiencia energética de nuevos aceleradores espaciales.

2

Su demostración de ahorro de ancho de banda mediante la explotación de ceros fundamenta el campo actual de investigación enfocado en la compresión de redes y el ecosistema de procesamiento ultra bajo.

Conclusiones

1

El análisis de los patrones de acceso a datos permitió identificar el verdadero cuello de botella energético y diseñar una solución efectiva.

2

La reconfigurabilidad mejora la adaptabilidad, aunque sigue existiendo dependencia de las características de las CNN.

3

La validación en silicio fortalece la credibilidad de los resultados obtenidos.

4

El aprovechamiento de la esparsidad complementa eficazmente las optimizaciones arquitectónicas.

Declaración del uso de IA

Claude Code

Prompt: spawn an adversarial subagent and have it read both the relevant bibliography in bib/ and tarea_1/[analysis.md](#). Its job is to criticize and scrutinize the analysis using the concepts from the sources in bib/. Once it's done, read the relevant passages from bib/ and have 2 rounds of conversation with the subagent. Finally, report your verified findings to me one by one so that I can accept them and apply corrections or skip them.

ChatGPT

Imagen de Diagrama de Flujo de Diseño